Eric Noir Email & Phone Number

Le Plessis Robinson

• Responsable matériel d'un projet pour la sécurisation de communication.• Réponse à appel d’offres sur de nombreux projet (chiffreur embarqués, modem sécurisé, hyperviseur pour une agence gouvernementales (choix de carte processeur, conception de la carte d’alimentation, estimation du cout matériel et humains de la partie électronique).• Réalisation d’un chiffreur/déchiffrer à très haut débits, à base de cartes processeurs et d’un afficheur tactile.• Réalisation d’un contrôleur de son sur FPGA Lattice et d’un environnement de test automatique d’un FPGA pour valider le fonctionnement du composant et sa non-régression.• Pilotage du projet de recherche collaboratif entreprise-université, SHIVA, soutenu par le pôle de compétitivité MINEALOGIC. Ce projet consiste à réaliser une carte électronique à base de FPGA (Fusion d’Actel et Virtex6 de Xilinx) pour intégrer un ensemble de fonctions élémentaires matérielles et logicielles qui seront intégrées dans des équipements télécoms de sécurisation des réseaux à hauts débits (>10Gb/s). Missions :• Piloter et coordonner le projet.• Définir les axes de sécurisation sur FPGA et cartes.• Définir l’architecture de la carte.• Réaliser et intégrer une interface de protocole haut débit (Infiniband SDR 1X et 4X), un chiffreur AES et la fonction de hachage associée).

Neuilly Sur Seine

● Missions : à NEOPOST (BAGNEUX), - Conception d’un système de commande d’une nouvelle tête d’impression à jet d’encre par vibrations piézoélectriques, pour évaluer les performances de cette tête destinée à une future machine à affranchir. Ce système allie liaison série et génération d’un signal analogique à l’aide d’un convertisseur numérique-analogique. Ce signal devra respecter des formes spécifiques dont les amplitudes et la durée de chaque portion de la courbe varient en fonction de la température. Ce composant fonctionne comme périphérique d’un microcontrôleur le MB91101 de Fujitsu. Et formation d’une personne dans la conception, le codage à partir du VHDL et la validation d’un composant à partir d’une description VHDL. Cette personne devra à terme faire évoluer cette conception pour de futurs projets. -Validation et développement d’une machine à affranchir fonctionnant à partir d’une carte processeur dans laquelle se trouve un processeur de cœur ARM920T et d’un FPGA cyclone II et d’une tête d’impression à jet d’encre, éjection par réchauffement d’encre. -Réalisation et validation d’un FPGA gérant les impressions pour une nouvelle génération, machine à affranchir, dit de haut de gamme. Ce gestionnaire reprend le plan d’adressage et les fonctions du projet précédent et intègre les commandes de la tête d’impression du premier point, ainsi que l’asservissement en vitesse du tapis de transport des lettres à affranchir. Cet asservissement se fera à l’aide d’un PID pour faire respecter la consigne de vitesse.● Environnement technique :- Langages/outils : Modelsim XE ; Synplify_pro(SYNPLICITY), QUARTUS II;VHDL ; - Composant utilisé : Altera : Cyclone EP1C6(EP1C6Q240C8) et Cyclone II(EP2C5 et EP2C15) ; SAMSUNG S3C2410X (Coeur ARM9); FUJITSU MB91101.

Paris

• Mission : SOGITEC (Suresnes,92) au sein du service de développement de simulateur de vol Développement d’une interface rapide DDR SDRAM configurable en taille et fonctionnalités (débit min. 4 Gb/s) et d’un routeur vidéo dans un FPGA écrit en VHDL.• Mission : ALCATEL (Nanterre, 92) Développement d’un gestionnaire de flux MAC respectant la norme 802.16 pour un démonstrateur LMDS avec pour entrée des cellules ATM sur FPGA Altera écrit en VHDL. Ce projet a commencé par une étude des besoins et s’est terminé par des rapports et documents techniques écrit en anglais.

Massy Palaiseau

Développement de 1 ASICs et 18 FPGAs avec le langage VHDL:• Vidéo (2 ans) : synchronisation multi-standard (NTSC/PAL) à fréquence de fonctionnement programmable (14MHz ou 20MHz), incrustation couleur ou monochrome, stabilisation d’image, affichage vidéo, • Avionique (2 ans) : émission/réception de mots ARINC(429, 573, 591), recherche de synchronisation sur mot ARINC émis, • CPU (2 ans) : Interfaces parallèle-série sur 2 bits ou 8 bits(LVDS), gestionnaire d’interruptions avec gestion des priorités, timers, gestionnaire de CNA et de DPRAM .Le travail commence par le recueil des besoins et l’élaboration du cahier des charges. Il se poursuit par la rédaction d’un document technique d’architecture, d’un plan de validation, le codage du composant, la validation fonctionnelle et l’intégration sur carte. Il se termine par la rédaction du compte-rendu du plan de validation, du manuel d’utilisation.

Massy Palaiseau

Conception et intégration de cartes et de logiciels Conception et maintenance de logiciels sur des bancs de test, Conception de cartes numériques, analogiques et de systèmes électroniques embarqués. Mise au point de cartes numériques et analogiques, de calculateurs et de bancs de tests.Conception d’ASIC : Conception d’un ASIC(LSI-Logic), périphérique 68000, maître d’une liaison série spécifique, Ce travail commence de la définition des besoins à la caractérisation du composant sur carte.

Formation D’Analyste-Programmeur, Computer Programming

formation interne de 4 mois

Diplôme C, Électronique

Dest, Ingénierie Électrique Et Électronique, Bac + 4

Diplôme De L’Ecole Supérieure De Technologie Électrique, Ingénierie Électrique, Électronique Et Des Communications, Bac +2

Diplôme Du Cycle D’Ingénierie En Conception De Systèmes Électroniques, Ingénierie Électrique Et Électronique, Bac + 3