Romuald Soileux Email & Phone Number

Rouen, Normandie, France

Rouen Et Périphérie

Développement FPGA:. Développement et validation d’IP de contrôle des E/S en VHDL dans le cadre IEC 61508 . Développement et validation d’IP d’accélération H/W (FPGA/VHDL) de protocoles Ethernet industriels (Ethernet/IP, PROFINET). Création de plans de validation et mise en place de testbench avec Bitvis (UVVM) . Intégration d’IP Ethernet (RGMII, GMII, MII), SPI et PCIE. Schéma de carte et module de communication industrielleDéveloppement Carte électronique: . Validation des schémas par simulation. Saisie et revue de schémas électroniques. Création de plans de validation. Sécurité de fonctionnement (IEC 61508) . Test de cartes électroniques

Meylan, Auvergne-Rhône-Alpes, France

Préparation et pilotage de projets (Budgets entre 50 et 400 k€).Planification PERT-GANTTRédaction de CDC Fonctionnels et Techniques Coordination de différentes compétences (Concepteur logique, analogique, topologue, ingénieur P&R,…) Suivi des développements, de la qualité et des méthodes de productivité Développement de DpRAM, solutions d’îlotage de consommation, sortie de puissance pour l’audio, DAC logique, …

Meylan, Auvergne-Rhône-Alpes, France

Spécification de produits AudioConception RTL (Verilog/VHDL) et validation de filtrage numérique, Codec audio, DAC logique, BIST pour SpRAMCréation de plans de validation et mise en place des testbenchs associésCréation de démonstrateur pour les produits audio et mesure (FPGA, NIOS, conception de carte) Création de modèles de simulation logique rétro-annotables pour les mémoires et les standard cell (Verilog/VHDL) Synthèse de produits et analyse statique des timings Diagnostique des défaillances des produits Architecture d’une solution innovante d’îlot de consommation Dépôt de 2 brevets : système de mise en veille, circuit d'alimentation pour mode de sommeil

Caen, Normandie, France

Génération automatique de clef sur carte FPGA.

Saclay, Île-De-France, France

Compression d’image sur caméra intelligente (FPGA/Processeur)Codage VHDL, C++ et SystemCSimualtion mixte sur Modelsim

Fs Engineer (Tüv Rheinland) Hw/Sw Design, Iec 61508, Fs Engineer (Tüv Rheinland) # 26930/ 23 - Hw/Sw Design

Diplôme D'Ingénieur, Electrical And Electronics Engineering

Dut Génie Électrique Et Informatique Industrielle