李志林 Email & Phone Number

上海

中芯国际研发部门，主要负责Finfet工艺静态随机存储器的研发和改进：目前在做7nm工艺的SRAM的设计与性能分析，根据pirun lot结果，分析SRAM isolation，single MOS performance，配合device，PIE调整工艺提升RSNM和WSNM；主要业绩：1，解决7nm第一个lot NW isolation差的问题，通过数据分析和simulation结果，调整NW IMP条件，解决该问题；2，解决Istby偏大的问题，FA分析发现M0与GATE有bridge，通过配合PIE，后端工艺，收紧OVL，同时在WELL isolation问题解决的前提下，使Istby恢复到正常level；

上海

工作职责：8’先进制程(0.11/0.13μm)新工艺研发以及量产维护1，负责解决所带领的小组量产中遇到的各项重大问题，包括产品低良，WAT异常，inline异常等，并确认及落实解决方案，避免再发。2，指导并解决组内人员在工作中遇到的各种问题，同时传授自己的工作经验和好的工作习惯，使之提升工作技能。3，协助manager处理日常工作，包括代理参加各项会议，整理报告并向top manager汇报工作等。业绩：1. 0.11μm铜铝混合后段互连工艺项目（500pcs/M）的开发和成功量产：为进一步提升后段铜线产能，工艺整合部门提出铜铝混合互连工艺的改善方案，该项目在2016年5月立项，在短短一个月时间内完成了19项PRS和20项工程试验，第一个批次良率达到~90%，并顺利在8月完成可靠性测试，满足量产要求。在整个过程中，作为项目leader，主导完成了所有的PRS和流程新建，并确保一次正确。在后续量产中，通过认真分析及实验确认，成功解决了wafer边缘SRAM失效（降低某层介质厚度）和电压失效（减少背面清洗工艺时间及控制其余前一步的Q-time），良率提升至>95%。该项目荣获2016年度中芯国际“CEO award”。2. 0.11μm工艺平台国内某重点客户（月产能最高）在2016年初多批次发生严重的wafer center漏电失效，通过对失效批次历史作业设备的分析，结合关键步骤以及对失效模式的分析，迅速锁定可疑步骤，在后续的FA以及工程试验分析，锁定metal etch步骤，通过优化刻蚀工艺时间以及机台的作业方式，彻底解决了该问题。3. 0.11μm工艺平台某重点客户的产品三批次同时出现wafer边缘环状漏电失效，通过FA分析，发现好坏管芯SRAM区域通孔沿深槽隔离位置深度有差异，初步怀疑是通孔刻蚀量偏多，进而引起Glue层多长，最终导致管芯漏电。根据实验结果，通过减少通孔刻蚀最后一步的时间是问题得到解决，并推广至整个0.11μm工艺平台，彻底解决了该问题。4. 0.11μm工艺平台台湾区某重点客户的某产品急速上量（月产能达5000pcs）后发现个别批次发生固定区域直流交流转换失效，严重影响客户下单信心。在短时间内通过共同机台和机型的分析，发现钝化刻蚀某种机型失效率达100%，后续与刻蚀工程师一起进行模拟实验，确认为等离子体损伤导致。针对该问题，我们首先进行了提前预防，禁止类似产品在该机型上作业，后续通过改进机型的作业方式，彻底解决了该问题。

无锡

中芯国际研发部门，主要负责Finfet工艺静态随机存储器的研发和改进：目前在做7nm工艺的SRAM的设计与性能分析，根据pirun lot结果，分析SRAM isolation，single MOS performance，配合device，PIE调整工艺提升RSNM和WSNM；主要业绩：1，解决7nm第一个lot NW isolation差的问题，通过数据分析和simulation结果，调整NW IMP条件，解决该问题；2，解决Istby偏大的问题，FA分析发现M0与GATE有bridge，通过配合PIE，后端工艺，收紧OVL，同时在WELL isolation问题解决的前提下，使Istby恢复到正常level。

工程硕士, 集成电路

学士学位, 微电子