本人自硕士毕业加入上海华力集成电路制造有限公司，一直从事逻辑先进制程的技术研发工作。在2017/5-2019/7期间，主要负责28nm HKMG项目的良率分析与提升工作；在2019/7-至今，主要负责14nm FinFET项目的良率分析与提升工作。工作描述：28nm HKMG/14nm FinFET平台TQV测试及失效分析能力建立，平台研发产品导入以及良率提升。工作职责：从工艺平台开发初期或者研发产品导入初期开始，针对重大良率失效issue提供数据、电性以及物性分析支持，排除系统性工艺缺陷导致的良率损失，稳步提升良率达到集团/公司goal或者客户target，并顺利量产。工作内容：1.负责培养和指导五名应届生，使其具备一定的失效分析能力。能够通过运用各种各样的失效分析手段，协助澄清SRAM或者产品相关的失效问题，以帮助研发部门改善制造工艺；2.与测试科同事紧密合作，共同开发测试程序并进行测试分析。充分运用Mosaid、T2000、V93000等测试机台收集芯片的CP良率，Read/Write分析, shmoo等数据或进行其他debug，结合process split，WAT data以及Inline history等对芯片进行良率分析，完成SRAM和product的良率澄清工作；3.负责担任PDF Solution/Semitronix两家第三方公司的联系窗口。与第三方密切合作实时monitor工艺生产线，结合第三方公司Test Key highlight的相关问题，对芯片可能存在的风险区域进行健康检查，协助研发部门优化工艺平台；4.与TD, Testing, module等多部门合作，结合Inline issue, Test Key现象对split lot/corner lot等的良率或者产品CP/FT良率进行讨论分析，找出良率丢失的根本原因。与客户以及公司内多部门合作共同澄清SRAM和产品的HTOL等可靠性问题。 5.掌握了多种EDA tool的使用方法。能够熟练使用EDA tool(TetraMax & Yield Explorer & Skipper & lavis)对产品进行layout分析和诊断分析等，找出芯片的weak pattern, 为FA工作提供有力支持；6.能够熟练运用Office, Minitab, JMP等相关办公软件，并在工作中掌握了VBA程序语言。通过运用多种分析方式的有效结合能对大量产品测试数据进行全方位的良率数据分析，为研发部门提供强有力的良率提升方向；