석사 과정 - RF회로설계 및 EM Tool 기반 RF Passive Component 모델링 (2019.03~ 2021.02)1) EM 기반 LC소자 모델링 및 T사 65nm 공정으로 60-GHz 대역 Single Stage LNA 설계 - 6개월 → 손실 원인 파악을 통해 30% Q-factor가 개선된 LC소자 제작 & 전송선로 모델링 → 소자 간 커플링 효과 고려 및 감소를 위한 구조와 배치 적용 → 5종류의 자료 비교 및 분석 통해 5% 이내의 오차를 가지는 EM 환경 구축 → 유전체 평균화를 통해 5% 이내의 오차를 가지면서 해석 시간 1/5로 단축하는 환경 구축 → EMX와 HFSS 각각의 EM 해석 툴로 60-GHz 대역 LNA 설계 및 결과 비교 2) T사 28nm 공정으로 5G 기지국용 Rx에서 300M~6GHz 대역 ATT 구조 Variable Gain LNA 설계 - 6개월 → 28nm와 65nm PDK 분석을 통해 적층형 메탈 구조로 커플링 커패시터의 저항 8배 감소 → LNA와 ATT의 구조적 결합을 통해 1dB 간격의 -12~13dB 이득 범위 만족 → ATT에서 TR 스위치 크기 조절을 통해 +5dBm 입력 신호에서 +30dBm IP3 만족 → Ron 스위치을 통해 Pi-구조 8-bit Attenuator와 LNA의 공액 정합을 만족→ T사 28nm와 65nm 공정 비교 분석을 통해, 개선점 파악 및 자체적인 공정 사용 메뉴얼 제작 3) T사 65nm 공정으로 122-GHz 대역 3-stage LNA 설계 →CS 구조가 아닌 Cascode 구조에 Boosting 기법을 적용함으로써 기존 대비 4-dB 이상의 추가 이득 (약 40% 개선) →Cascode 구조를 통해 입출력 간 Reverse Isolation 특성 강화→3-Stage는 기존 Cascode 구조 사용, 2-Stage에 Boosting 기법을 적용시킴으로써, 추가 이득과 노이즈 정합 만족→Stage 간 Conjugate Matching이 아닌 50ohm 매칭으로 2-stage의 노이즈를 감소 시킴 사용 tool → 전자기 해석 tool : HFSS, EMX → 회로 시뮬레이션 tool : Cadence Virtuoso, ADS, Calibre SK 하이닉스 시스템 IC ( 2021.08 ~ 재직 중 )PDK 팀에서 DRC 개발 업무 진행 (2021.08.23 ~ )→ LDMOS, DEMOS 등 PMIC 소자에 따른 이해를 바탕으로 공정에 맞는 Rule 제작→ User Friendly 전략에 맞춰 고객사의 문제점을 파악하고, Rule 적인 관점에서 개선 점 피드백 제공